## CODER, DECODER AND TRANSMISSION SYSTEM

Patent Number:

JP8265175

Publication date:

1996-10-11

Inventor(s):

AIZAWA MASAMI; OKITA SHIGERU

Applicant(s)::

**TOSHIBA CORP** 

Requested Patent:

☐ JP8265175

Application Number: JP19950063616 19950323

Priority Number(s):

IPC Classification:

H03M13/12; H03M13/22; H04L1/00; H04L9/34

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE: To facilitate the discrimination of an error whether it is due to out-of-synchronism or transmission-error by arranging a symbol string for every interleave block in the arrangement order set

CONSTITUTION: When a data string is written in a memory with a tilt, the sequence is replaced. Data are written in the order of 0, 3, 1, 2, 4, 5, 8, 6 and data are read in the order of 0, x, x, x, x, 5, 3, x, x, x, 10, 8, 1, x, x, 1, 5, 13. When a data string is shifted in the row direction, the data string is largely different from the correct data string. Thus, an error rate detection means easily detects a synchronization error in the case of de-interleaving or a transmission-error during transmission.

Data supplied from the esp@cenet database - 12

### HEI 8-265175

## (excerpt translation)

Japanese Pat. Appl. Laid-Open (kokai) No. HEI 8-265175

Laid-Open (kokai) Date: October 11, 1996

Title of the Invention: CODER, DECODER AND TRANSMISSION SYSTEM

Application No.: HEI 7-63616

Application Date: March 23, 1995

Applicant: TOSHIBA CORP.

Inventor: Masami AIZAWA Shigeru OKITA

Int. Cl. 6 H03M 13/12, 13/22 H04L 1/00, 9/34

\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*

## [0051]

FIGS. 20 and 21 show an example of an address generating circuit in an interleave circuit and a deinterleave circuit as  $n_1=7$ . A write address (FIG. 21) consists of a line address and a row address. The line address is generated by a base- $n_{i+1}$  counter 21 and the row address is generated by a base- $n_i$  counter 22. Reading (FIG. 20) is carried out by flip-flops 25a through 25c that generate a PN sequence caused by generation of an M sequence

### HEI 8-265175

thereby generating a pseudo-random address. The line address is reset in a cycle of  $n_{i+1}$  by signals from the base- $n_{i+1}$  counter 23. The flip-flops 25a through 25c are reset as their clocks are in synchronism with signals from the  $n_{i+1}$  counter 23 whereupon generating the line address.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-265175

(43)公開日 平成8年(1996)10月11日


(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
H03M	13/12			HO3M	13/12		
	13/22				13/22		
H04L	1/00			H04L	1/00	•	F
	9/34				9/00	]	В
				審査請求	京 未請求	請求項の数16	OL (全 18 頁)
(21)出顧番号	<b>}</b>	特願平7-63616		(71) 出願ノ	0000030	078	
					株式会社	社東芝	
(22)出顧日		平成7年(1995)3	月23日		神奈川	具川崎市幸区堀/	川町72番地
				(72)発明和	有相沢 オ	催己	
							所杉田町8番地 株
							了技術研究所内
				(72)発明者			
							析杉田町8番地 株
		•					ア技術研究所内
				(74)代理人	、弁理士	三好 秀和	(外3名)

## (54) 【発明の名称】 符号化装置、復号装置及び伝送方式

## (57)【要約】

【目的】 デ・インターリーブの際の同期ずれによる誤りか、伝送路上での雑音による誤りかを正確に判断することのできる伝送方式、符号化装置、及び復号装置を提供する。

【構成】 FEC符号化方式によるFEC符号後のシンボル列を順次マトリクス状に配置してインターリーブ・ブロックを構成し、各インターリーブ・ブロック毎にインターリープ方式にてデータを読み込んでデータ伝送を行う伝送方式において、前記インターリープ・ブロックを構成する際の各データの配列順序を任意に設定する。



## 【特許請求の範囲】

【請求項1】 FEC符号化方式によるFEC符号後のシンボル列を順次マトリクス状に配置してインターリーブ・ブロックを構成し、各インターリーブ・ブロック毎にインターリーブを施して伝送を行う伝送方式において、

前記インターリーブを施す際に、任意に設定された配列 順序で各インターリーブ・ブロック毎のシンボル列を配 列することを特徴とする伝送方式。

【請求項2】 FEC符号化方式によるFEC符号後の 10 シンボル列を順次斜行するマトリクス状に配置してイン ターリーブ・ブロックを構成し、斜行インターリーブを 施して伝送を行う伝送方式において、

前記斜行するインターリーブ・プロックを構成する際に、任意に設定された配列順序で各インターリーブ・プロック毎のシンボル列を配列することを特徴とする伝送方式。

【請求項3】 前記任意に設定された配列順序は、PN符号により決定されることを特徴とする請求項1または請求項2記載の伝送方式。

【請求項4】 前記任意に設定された配列順序は、前記各インターリーブ・プロックを構成する最初のシンボルと最後のシンボルとを除外して並べ替えを行うことを特徴とする請求項1ないし請求項3のいずれかに記載の伝送方式。

【請求項5】 FEC符号化されたシンボル列をインターリープして伝送する符号化装置において、

たたみ込み符号化方式あるいはトレリス符号化変調方式 による符号化を施すFEC符号化手段と、

該FEC符号化手段にて符号化して得られたシンボル列 30 の配列順序を任意に変更して順次マトリクス状に配置してインターリープ・プロックを構成する手段と、

を有することを特徴とする伝送装置。

【請求項6】 FEC符号化されたシンボル列をインターリープして伝送する符号化装置において、

たたみ込み符号化方式あるいはトレリス符号化変調方式 による符号化を施すFEC符号化手段と、

該FEC符号化手段にて符号化して得られたシンボル列をそれぞれ所定の数のシンボル毎に各シンボルの配列順序を任意に変更してマトリクス状に斜行して配置してインターリーブ・プロックを構成する手段と、

を有することを特徴とする符号化装置。

【請求項7】 前記任意に変更される配列順序はPN符号により決定されることを特徴とする請求項5または請求項6記載の符号化装置。

【請求項8】 前記任意に変更される配列順序は、前記各インターリープ・プロックの最初のシンボルと最後のシンボルとを除外して並べ替えを行うことを特徴とする請求項5または請求項6記載の符号化装置。

【請求項9】 前記請求項5ないし請求項8のいずれか

に記載の符号化装置により符号化されかつインターリー ブされたシンボル列をデ・インターリーブしかつ復号す る復号装置であって、

前記インターリーブされたシンボル列に対して、前記変 更された順序でデ・インターリーブを施すデ・インター リーブ手段と、

該デ・インターリーブ手段により得られたシンボル列の 誤り率を検出する誤り率検出手段と、

この誤り率が所定値以上の際には、前記デ・インターリープ手段によるデ・インターリーブのタイミングを順次 ずらして再度前記デ・インターリーブ手段に前記インターリーブされたシンボル列を供給する手段と、

を有することを特徴とする復号装置。

【請求項10】 前記誤り率検出手段は、

前記デ・インターリーブされたシンボル列をビタビ復号 するビタビ復号手段と、

前記デ・インターリープされたシンボル列を簡易復号する簡易復号手段と、

前記ピタピ手段による復号結果と前記簡易復号手段によ 20 る復号結果とを比較して誤り率を検出する比較判定手段 と、

から構成されることを特徴とする請求項9記載の復号装置。

【請求項11】 FEC符号化されたシンボル列をイン ターリープして伝送する伝送方式において、

送信側では、nout ビット単位で入力される入力シンボル列にnout からm0への速度変換を行ってm0 ビット毎にFEC符号化を施し、このFEC符号化によって得られたシンボル列をns シンボル毎に区切ってインターリーブ・ブロックを構成し、該インターリーブ・プロック毎に斜め配置を施して行数が I のインターリーブ・マトリクスを構成し、インターリーブを施してインターリーブ・シンボル列を送出し、

受信側では、前記インターリーブ・シンボル列に対応する受信されたシンボル列に対して前記送信側の逆操作であるデ・インターリーブ及びFEC復号を施して、1シンボルあたりm0 ピットを含むFEC復号後のシンボル列を得た後、m0 からnout への速度変換を施してnout ピット単位で出力するときに、

40 前記 I、m0 及び nout の値を、Iとm0 との積が nou t で割り切れるように設定することを特徴とする伝送方 式。

> 【請求項12】 FEC符号化されたシンボル列をイン ターリープして伝送する符号化装置において、

> nout ビット単位で入力される入力シンボル列に対してnout からm0 への速度変換を行う速度変換手段と、

該速度変換手段から出力されるシンボル列のm0 ビット毎にFEC符号化を施すFEC符号化手段と、

このFEC符号化によって得られたシンボル列をnsシンボル毎に区切ってインターリーブ・プロックを構成

50

し、このインターリーブ・ブロック毎に斜め配置を施し て行数がIのインターリープ・マトリクスを構成し、イ ンターリーブを施してインターリープ・シンボル列を送 出するインターリーブ手段と、

を有し、前記I、m0 及びnout の値を、Iとm0 との 積が nout で割り切れるように設定されることを特徴と する符号化装置。

【請求項13】 前記請求項12記載の符号化装置によ り符号化され送出されたインターリーブ・シンボル列を 受信して復号する復号装置であって、

前記インターリーブ・シンボル列に対応する受信された シンボル列に対して、行数が I のインターリーブ・マト リクスを用いて前記送信側の逆操作であるデ・インター リーブを施すデ・インターリーブ手段と、

**該デ・インターリープ手段の出力に対して復号を施し** て、1シンボルあたりm0 ビットを含むFEC復号後の シンボル列を得るFEC復号手段と、

該FEC復号手段から出力されるシンボル列に対してm 0 からnout への速度変換を施してnout ビット単位で 出力する速度変換手段と、

を有し、前記I、m0 及びnout の値を、Iとm0 との 積が nout で割り切れるように設定されることを特徴と する復号装置。

【請求項14】 FEC符号化されたシンボル列をイン ターリープして伝送する伝送方式において、

送信側では、nout ビット単位で入力される入力シンボ ル列にnout からm0への速度変換を行ってm0 ピット 毎にFEC符号化を施し、このFEC符号化によって得 られたシンボル列をns シンボル毎に区切ってインター リープ・プロックを構成し、任意に設定された配列順序 で各インターリーブ・ブロック毎のシンボル列を配列す る斜め配置を施して行数が [ のインターリーブ・マトリ クスを構成し、インターリーブを施してインターリーブ ・シンボル列を送出し、

受信側では、前記インターリープ・シンボル列に対応す る受信されたシンボル列に対して前記送信側の逆操作で あるデ・インターリープ及びFEC復号を施して、1シ ンボルあたりm0 ビットを含むFEC復号後のシンボル 列を得た後、m0 からnout への速度変換を施してnou t ビット単位で出力するときに、

前記 I、m0 及びnout の値を、Iとm0 との積がnou t で割り切れるように設定することを特徴とする伝送方

【請求項15】 FEC符号化されたシンボル列をイン ターリープして伝送する符号化装置において、

nout ビット単位で入力される入力シンボル列に対して nout からm0 への速度変換を行う速度変換手段と、 この速度変換手段から出力されるシンボル列のm0 ビッ ト毎にFEC符号化を施すFEC符号化手段と、

ンボル毎に区切ってインターリーブ・ブロックを構成 し、このインターリーブ・ブロック毎にインターリーブ ・ブロックを構成する各シンボルの配列順序を任意に変 更して斜め配置を施して行数がIのインターリーブ・マ トリクスを構成し、インターリーブを施してインターリ ープ・シンボル列を送出するインターリーブ手段と、 を有し、前記I、m0 及びnout の値を、Iとm0 との 積が nout で割り切れるように設定されることを特徴と する符号化装置。

【請求項16】 前記請求項15記載の符号化装置によ 10 り符号化され送出されたインターリーブ・シンボル列を 受信して復号する復号装置であって、

前記インターリーブ・シンボル列に対応する受信された シンボル列に対して、行数がIのインターリープ・マト リクスを用いて前記変更された順序で送信側の逆操作で あるデ・インターリープを施すデ・インターリープ手段 と、

該デ・インターリーブ手段により得られたシンボル列の 誤り率を検出する誤り率検出手段と、

20 この誤り率が所定値以上の際には、前記デ・インターリ ープ手段によるデ・インターリーブのタイミングを順次 ずらして再度前記デ・インターリーブ手段に前記インタ ーリープされたシンボル列を供給する手段と、

前記デ・インターリープ手段の出力に対して復号を施し て、1シンボルあたりm0 ピットを含むFEC復号後の シンボル列を得るFEC復号手段と、

このFEC復号手段から出力されるシンボル列に対して m0 からnout への速度変換を施してnout ピット単位 で出力する速度変換手段と、

を有し、前記 I、m0 及びnout の値を、Iとm0 との 積が nout で割り切れるように設定されることを特徴と する復号装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はたたみ込み符号化あるい はトレリス符号化変調方式と組み合わせて用いるインタ ーリープ方式および誤り訂正方式が適用される符号化装 置、復号装置及び伝送方式に関する。

[0002]

40 【従来の技術】一般的にディジタル化された映像や音声 の情報を伝送する場合、伝送路で発生した雑音等の影響 を受けて、伝送路蝕りが生じることがある。この伝送誤 りの生じた映像等の情報を復元するのに誤り訂正技術が 用いられる。

【0003】例えば、たたみ込み符号化あるいはトレリ ス符号化変調(以下、TCMという)方式は、一般にラ ンダム性の雑音に対する誤り訂正用に用いられる。これ ら両符号化方式は、バースト性の雑音に対する誤り訂正 能力において、リード・ソロモン符号(以下、RS符号 このFEC符号化によって得られたシンボル列をns シ 50 という) などと比較しやや劣っている。これらの対策と

して、符号化シンボル単位でのインターリーブ (交錯法 とも呼ばれる)が用いられる。

【0004】図8は、誤り訂正符号を用いて受信側で誤 り訂正を行う前方向誤り訂正(Forward Error Correcti on:以下、FECという)及びインターリープ方式が採 用される一般的な伝送装置の構成を示すプロック図であ る。同図において、入力データはFEC符号化器1にて FEC符号化され、インターリープ回路2にて後述する 方法でインターリーブ処理される。その後、変調器3に て変調され、他局側へと伝送され復調器4にて復調され る。その後、インターリーブした方法と同様の方法でデ ・インターリープがデ・インターリープ回路5にて行な われ、FEC復号器6にて復号される。また、インター リープ同期を行なうために誤り率検出手段7が設けられ ている。

【0005】誤り率検出手段7は、FEC復号前のデー タとFEC復号後のデータ列との相関をとることで誤り 率を推定するものである。この場合、誤り率があらかじ め推定された値を越えたときに同期はずれと判定する。 この同期はずれはC/N (搬送波対雑音比) が十分とれ 20 ているときには、インターリーブ・プロック同期がとれ ていないときに起こる。同期はずれが起こっているとき はアドレス発生のタイミングを1シンボルずらして改め て誤り率を検出し判定する。このようにして誤り率が予 め指定した値より小さくなるまでくり返し、同期確立を 実現する。一方、上記におけるインターリーブ方式とし て、最も一般的で単純なものは図3に示すプロックイン ターリーブと呼ばれるタイプである。この同図に示す例 はインターリーブの深さが、 $n_i = 3$ シンボルであり、 n:行×n:列のインターリープ・プロックを単位とし て、インターリープを実現する。つまり、D<sub>4</sub>, D<sub>1</sub>, D<sub>2</sub>, …の順で与えられるデータを、3×3のメモリ内 に横方向に書き込み、これを縦方向に読み出すことによ って、図4に示すようなインターリーブ後のデータ列が 得られる。

【0006】そして、互いに隣り合う符号化シンボルは インターリープ・プロックの境目 (図中Aで示す) を除 きn.シンボル以上の距離を確保し得る。

【0007】したがって、元の隣の符号化シンポルはn シンボル以上、離間して位置することになり、伝送路 ーリープ後にはランダム化されビタビ復号あるいはトレ リス復号の誤り訂正特性が改善される。

【0008】インターリーブあるいはデ・インターリー ブの回路構成を図5に示す。同図に示す回路は、読みだ しアドレスRAと書き込みアドレスWAとを交互にRA Mに与え、インターリープ後あるいはデ・インターリー ブ後のデータを出力するものである。そして、図6に示 すように1つの符号化シンボルの期間に読みだした後書 き込むようにRAM2cの制御を行なうとデ・インター 50 リーブに必要なメモリは図7に示す構成となる。これに より、最低n,×n,-1シンポル分のメモリで実現で きる。

【0009】デ・インターリープにおけるRAM制御の タイミング列が図4に示されている。簡便のためRAM のアドレスをインターリーブ・マトリックスの行と列に 対応させ、それぞれ行アドレス、列アドレスとする。こ の例はデ・インターリープ回路の遅延量を最小化したも ので、9シンボルに一度RAM出力選択信号は'O'と なり、図5においてデータ入力がそのままデータ出力と なる。

【0010】また受信機側ではデ・インターリーブを行 なう場合にそのインターリーブ・プロック同期を確定す る必要がある。すなわちインターリーブ・ブロックの先 頭位置がデ・インターリーブのためのアドレス制御の先 頭位置と一致しないとデ・インターリーブが正しく行な われないからである。この操作は、図8に示した誤り率 検出手段7によって行なわれる。

【0011】ここで、誤り率の判定は図9に示す回路に よって実現することができる。同図に示す構成はたたみ 込み符号化/ビタビ復号化の例で(符号化率1/2)変 調はBPSKであり、軟判定復調データの2シンボル分 によりビタビ復号が施される。この軟判定復調データの 上位1ビットは硬判定データである。この硬判定データ 2ピットから簡易復号が行なわれ(例えば特開平5-2 44019号公報参照)、ビタビ復号にかかる時間分と 合わせるための遅延が施される。次にビタビ復号後のデ ータと比較される。この時、C/Nがある程度とれてい るときにはビタビ復号後のデータ列の誤り率は簡易復号 後のデータ列の誤り率に比べ十分小さいので簡易復号後 のデータ列の誤り率そのものになる。簡易復号後のデー タ列の誤り率とビタビ復号後の誤り率には相関関係があ るので、ビタビ復号後のデータ列の誤り率を推定でき る。

【0012】図10はインターリープで深さ $n_i = 3$ の ときの斜行インターリーブの原理を示す説明図であり、 斜め方向に順次データを書き込む。またこの際使用する メモリは図11に示す如く3×3の容量を有するメモリ となる。そして、このときのデータ例は図12に示す如 くとなる。

【0013】そして、デ・インターリーブが正しく行な われるためには図10に示すインターリーブ・マトリッ クスにおける先頭行とメモリの先頭行が一致していれば 良く、列方向にはずれていても良い。例えば図13に示 すように図10に比べ、1列ずれていてもデータに対す るメモリアドレスの列アドレスが1列分ずれるだけであ り、図14に示されるようにデ・インターリーブ後のデ ータ列には何等影響はない。 つまり、図12に対して図 14のデータ列は列アドレスが1区間分だけずれている が、デ・インターリーブ後のデータ列には影響はない。

30

40

【0014】しかしながら、行方向にずれた場合には正 しいデ・インターリーブ後のデータ列を得ることができ ない。以下、これを詳しく説明する。・

【0015】いま、0, 1, 2, 3, …という順で伝送 されるデータ列を図15のように斜め方向にインターリ ープしてデータを書き込むと、読み出されるデータは、 0, x, x, x, x, 5, 1, x, x, x, 10, 6, 2, x, x, 15, 11, …という順に並べ換えられ る。そして、この反対にデ・インターリーブを行なえば 元のデータ列に復元される。これに対して、行方向にデ ータがずれると、図16に示すようになり、これをデ・ インターリープすると、x, 0, 1, 2, 3, x, 5, 6, 7, 8, x, 10, 11, 12, 13, x, 15, 16、…となり、より詳しくは図19に示す如くとな る。したがって、正しいデータ列が得られない。

【0016】そして、これを解決するためには、インタ ーリーブの開始位置とデ・インターリーブの開始位置と を同期させれば良い。これは、図8に示した誤り率検出 手段7にて行なうことができる。即ち、同期がとれてい ない場合には、デ・インターリーブの開始位置を1つづ つずらして行けばよい。これによれば、最高でも4回ず らせば同期がとれることになる。

【0017】また、図22に示すような速度変換を伴う 伝送系において、入力シンボル列のピット単位であるn out 、速度変換後のシンボル列のビット単位であるm0 及びインターリープ・プロックのサイズnsが以下に示 す関係にあるとき、同期コードを使用しなくてもデ・イ ンターリーブのための同期をとることができることが知 られている。

【0018】図22において、送信側では、nout ビッ ト単位で入力される入力シンボル列が速度変換回路30 により nout からm0 への速度変換が施され、この速度 変換されたシンボル列がFEC符号化回路31によりm 0 ビット毎にFEC符号化され、インターリーブ回路3 2により例えば図3に示したサイズns (この場合ns =9)のブロック・インターリーブが施された後、変調 回路33により変調されて伝送路34へ送出される。そ して、受信側では、復調回路35で復調された後、デ・ インターリープ回路36により送信側のインターリーブ と逆の操作であるデ・インターリーブが施された後、F 40 EC復号回路37によりFEC復号され、m0 ビット単 位のシンボル列が速度変換回路38により、m0 からn out への速度変換が施される。

【0019】このような伝送系において、ns×moが nout で割り切れると、各インターリーブ・プロックの 先頭の位置では、nout ビット中の同一のビット位置が 現れるため、同期コードを使用しなくても nout ビット のビット同期をとることが可能となる。

#### [0020]

【発明が解決しようとする課題】しかしながら、図16

に示したように、行方向にデータが1つずれた場合は、 前記したようにデ・インターリーブ後のデータは、x. 0, 1, 2, 3, x, 5, 6, 7, 8, x, 10, 1 1,…となり、正しいデータとあまり変わりがない。つ まり、このデータの誤りが、伝送誤りなのか、デ・イン ターリーブの際の開始位置のずれによる誤りであるかの 判別がつかず、正しいデータの復号が行なえないという 欠点があった。

【0021】この発明はこのような従来の課題を解決す るためになされたもので、その目的とするところは、デ ・インターリーブの際の同期ずれによる誤りか、伝送誤 りかを容易に判別することのできる伝送方式、符号化装 置、復号装置を提供することにある。

## [0022]

30

【課題を解決するための手段】上記目的を達成するた め、本願請求項1記載の伝送方式は、FEC符号化方式 によるFEC符号後のシンボル列を順次マトリクス状に 配置してインターリープ・ブロックを構成し、各インタ ーリープ・プロック毎にインターリーブを施して伝送を 行う伝送方式において、前記インターリーブを施す際 に、任意に設定された配列順序で各インターリープ・ブ ロック毎のシンボル列を配列することを特徴とする。

【0023】また、請求項2記載の伝送方式は、FEC 符号化方式によるFEC符号後のシンボル列を順次斜行 するマトリクス状に配置してインターリープ・プロック を構成し、各インターリーブ・ブロック毎に斜行インタ ーリープを施して伝送を行う伝送方式において、前記斜 行するインターリープ・プロックを構成する際に、任意 に設定された配列順序で各インターリーブ・プロック毎 のシンボル列を配列することを特徴とする。

【0024】請求項3記載の伝送方式は、前記請求項1 または請求項2記載の伝送方式において、前記任意に設 定される配列順序はPN符号(擬似乱数符号)により決 定されることを特徴とする。

【0025】請求項4記載の伝送方式は、前記請求項1 ないし請求項3のいずれかに記載の伝送方式において、 前記任意に設定された配列順序は、前記各インターリー ブ・プロックを構成する最初のシンボルと最後のシンボ ルとを除外して並べ替えを行うことを特徴とする。

【0026】また、請求項5記載の符号化装置は、FE C符号化されたシンボル列をインターリープして伝送す る符号化装置において、たたみ込み符号化方式あるいは トレリス符号化変調方式による符号化を施すFEC符号 化手段と、該FEC符号化手段にて符号化して得られた シンボル列の配列順序を任意に変更して順次マトリクス 状に配置してインターリーブ・ブロックを構成する手段 と、を有することを特徴とする。

【0027】請求項6記載の符号化装置は、FEC符号 化されたシンボル列をインターリープして伝送する符号 50 化装置において、たたみ込み符号化方式あるいはトレリ

40

ス符号化変調方式による符号化を施すFEC符号化手段と、該FEC符号化手段にて符号化して得られたシンボル列をそれぞれ所定の数のシンボル毎に各シンボルの配列順序を任意に変更してマトリクス状に斜行して配置してインターリーブ・プロックを構成する手段と、を有することを特徴とする。

【0028】請求項7記載の符号化装置は、前記請求項5または請求項6記載の符号化装置において、前記任意に変更される配列順序はPN符号により決定されることを特徴とする。

【0029】請求項8記載の符号化装置は、前記請求項5または請求項6記載の符号化装置において、前記任意に変更される配列順序は、前記各インターリーブ・ブロックの最初のシンボルと最後のシンボルとを除外して並べ替えを行うことを特徴とする。

【0030】また、請求項9記載の復号装置は、前記請求項5ないし請求項8のいずれかに記載の符号化装置により符号化されかつインターリーブされたシンボル列をデ・インターリーブしかつ復号する復号装置であって、前記インターリーブされたシンボル列に対して、前記変更された順序でデ・インターリーブを施すデ・インターリーブ手段と、該デ・インターリーブ手段により得られたシンボル列の誤り率を検出する誤り率検出手段と、この誤り率が所定値以上の際には、前記デ・インターリーブ手段によるデ・インターリーブのタイミングを順次ずらして再度前記デ・インターリーブ手段に前記インターリーブされたシンボル列を供給する手段と、を有することを特徴とする。

【0031】請求項10記載の復号装置は、前記請求項9記載の復号装置において、前記誤り率検出手段は、前記デ・インターリープされたシンボル列をビタビ復号するビタビ復号手段と、前記デ・インターリープされたシンボル列を簡易復号する簡易復号手段と、前記ビタビ復号手段による復号結果と前記簡易復号手段による復号結果とを比較して誤り率を検出する比較判定手段と、から構成されることを特徴とする。

【0032】また、請求項11記載の伝送方式は、FE C符号化されたシンボル列をインターリープして伝送する伝送方式において、送信側では、nout ピット単位で入力される入力シンボル列にnout からm0 への速度変換を行ってm0 ピット毎にFE C符号化を施し、このF E C符号化によって得られたシンボル列をns シンボル毎に区切ってインターリーブ・プロックを構成し、なインターリーブ・プロック毎に斜め配置を施して行数が I のインターリーブ・マトリクスを構成し、インターリーブを施してインターリーブ・シンボル列を送出し、受信側では、前記インターリーブ・シンボル列に対応する受信されたシンボル列に対して前記送信側の逆操作であるデ・インターリーブ及びFE C復号を施して、1シンボルあたりm0 ビットを含むFE C復号後のシンボル列を

得た後、m0 からn out への速度変換を施してn out ビット単位で出力するときに、前記I、m0 及びn out の値を、Iとm0 との積がn out で割り切れるように設定することを特徴とする。

【0033】また、請求項12記載の符号化装置は、FEC符号化されたシンボル列をインターリープして伝送する符号化装置において、nout ビット単位で入力される入力シンボル列に対してnout からm0 への速度変換を行う速度変換手段と、該速度変換手段から出力されるシンボル列のm0 ビット毎にFEC符号化を施すFEC符号化手段と、このFEC符号化によって得られたシンボル列をnsシンボル毎に区切ってインターリーブ・ブロック毎に斜め配置を施して行数がIのインターリーブ・ブロック毎に斜め配置を施して行数がIのインターリーブ・シンボル列を送出するインターリーブ手段と、を有し、前記I、m0及びnoutの値を、Iとm0との積がnoutで割り切れるように設定されることを特徴とする。

【0034】また、請求項13記載の復号装置は、前記請求項12記載の符号化装置により符号化され送出されたインターリーブ・シンボル列を受信して復号する復号装置であって、前記インターリーブ・シンボル列に対して、行数がIのインターリーブ・マトリクスを用いて前記送信側の逆操作であるデ・インターリーブを施すデ・インターリーブ手段と、該デ・インターリーブ手段の出力に対して復号を施して、1シンボルあたりm0ビットを含むFEC復号手段から出力されるシンボル列に対してm0からnoutへの速度変換を施してnoutビット単位で出力する速度変換手段と、を有し、前記I、m0及びnoutの値を、Iとm0との積がnoutで割り切れるように設定されることを特徴とする。

【0035】また、請求項14記載の伝送方式は、FE C符号化されたシンボル列をインターリープして伝送す る伝送方式において、送信側では、nout ビット単位で 入力される入力シンボル列にnout からm0 への速度変 換を行ってm0 ビット毎にFEC符号化を施し、このF EC符号化によって得られたシンボル列をns シンボル 毎に区切ってインターリーブ・ブロックを構成し、任意 に設定された配列順序で各インターリーブ・プロック毎 のシンボル列を配列する斜め配置を施して行数がIのイ ンターリーブ・マトリクスを構成し、インターリーブを 施してインターリーブ・シンボル列を送出し、受信側で は、前記インターリーブ・シンボル列に対応する受信さ れたシンボル列に対して前記送信側の逆操作であるデ・ インターリープ及びFEC復号を施して、1シンボルあ たりm0 ビットを含むFEC復号後のシンボル列を得た 後、m0 からnout への速度変換を施してnout ビット 単位で出力するときに、前記 I、m0 及びnout の値

12

を、Iとm0との積がnoutで割り切れるように設定することを特徴とする。

【0036】また、請求項15記載の符号化装置は、F EC符号化されたシンボル列をインターリーブして伝送 する符号化装置において、nout ピット単位で入力され る入力シンボル列に対してnout からm0 への速度変換 を行う速度変換手段と、この速度変換手段から出力され るシンボル列のm0 ピット毎にFEC符号化を施すFE C符号化手段と、このFEC符号化によって得られたシ ンボル列をns シンボル毎に区切ってインターリーブ・ プロックを構成し、このインターリープ・プロック毎に インターリープ・プロックを構成する各シンボルの配列 順序を任意に変更して斜め配置を施して行数が I のイン ターリーブ・マトリクスを構成し、インターリーブを施 してインターリーブ・シンボル列を送出するインターリ ープ手段と、を有し、前記I、m0 及びnout の値を、 Iとm0 との積が nout で割り切れるように設定される ことを特徴とする。

【0037】また、請求項16記載の復号装置は、前記 請求項15記載の符号化装置により符号化され送出され 20 たインターリーブ・シンボル列を受信して復号する復号 装置であって、前記インターリーブ・シンボル列に対応 する受信されたシンボル列に対して、行数がIのインタ ーリーブ・マトリクスを用いて前記変更された順序で送 信側の逆操作であるデ・インターリープを施すデ・イン ターリープ手段と、該デ・インターリープ手段により得 られたシンボル列の誤り率を検出する誤り率検出手段 と、この誤り率が所定値以上の際には、前記デ・インタ ーリープ手段によるデ・インターリープのタイミングを 順次ずらして再度前記デ・インターリーブ手段に前記イ ンターリーブされたシンボル列を供給する手段と、前記 デ・インターリープ手段の出力に対して復号を施して、 1シンボルあたりm0 ビットを含むFEC復号後のシン ボル列を得るFEC復号手段と、このFEC復号手段か ら出力されるシンボル列に対してm0 からnout への速 度変換を施してnout ピット単位で出力する速度変換手 段と、を有し、前記I、m0 及びnout の値を、Iとm 0 との積がnout で割り切れるように設定されることを 特徴とする。

#### [0038]

【作用】上述の如く構成された本願請求項1記載の伝送方式及び請求項5記載の符号化装置によれば、FEC符号化方式における、FEC符号後のシンボル列を順次マトリクス状に配置してインターリーブ・ブロックを構成しインターリーブを施す際に前記シンボル列を、当該インターリーブ・ブロックについて、順序をある定めた並べ変えた順序で行なうことでデ・インターリーブ開始位置が1つずれた場合でも本来の正しいデ・インターリーブ開始位置のずれを窓具に輸出し、伝送監測りとの区別が開始位置のずれを窓具に輸出し、伝送監測りとの区別が開始位置のずれを窓具に輸出し、伝送監測りとの区別が開

確にでき、同期引き込み限界C/N性能を大きくとれる。

【0039】また、請求項2記載の伝送方式及び請求項6記載の符号化装置によれば、インターリーブ・ブロックを構成しインターリーブを施す際に、シンボル列を順次、当該インターリーブ・ブロックについて斜行して順序をある定めた並べ変えた順序で行なうことで、インターリーブ・ブロックが $n_{in}$ なので最悪でも $n_{i}$ 回のシフト操作と誤り検出により、約 $1/n_{i}$ のスピードが実現できる。

【0040】 請求項3記載の伝送方式及び請求項7記載の符号化装置によれば、ある定めた並べ変えた順序をPN符号(擬似乱数符号)で行なうことにより、従来ROM等でタイミングを作成したものが簡単な擬似乱数発生回路により容易に構成できる。

【0041】請求項4記載の伝送方式及び請求項8記載の符号化装置によれば、各インターリープ・ブロックの最上段と最下段のデータが、配列を変えない元のデータと同一とされるので、書き込み、読み出し時の遅延を最小とすることができるようになる。

【0042】請求項9記載の復号装置においては、請求項5乃至8記載の符号化装置にて符号化されたデータを復号し、この誤り率が大きいときにはデ・インターリーブの開始位置がずれていると判定し、1つずつずらしながらデ・インターリーブを行なう。従って、デ・インターリーブの開始位置を正確に合わせることができるようになる。

【0043】請求項10記載の復号装置では、請求項9 記載の誤り率検出手段はデ・インターリーブされたデー タを、一方でビタビ復号し、他方で簡易復号する。そし て、ビタビ復号の結果が正しいデータであるとして、こ の結果と簡易復号結果とを比較することによって誤り率 を検出する。

【0044】請求項11ないし請求項16記載の伝送方式、符号化装置及び復号装置によれば、送信側では、nout ビット単位で入力される入力シンボル列にnout からm0への速度変換を行ってm0ビット毎にFEC符号化を施し、このFEC符号化によって得られたシンボル列をnsシンボル毎に区切ってインターリーブ・ブロックを構成し、該インターリーブ・ブロック毎に斜め配置を施して行数がIのインターリーブ・マトリクスを構成してインターリーブを施す際に、前記I、m0及びnoutの値を、Iとm0との積がnoutで割り切れるように設定することにより、受信側で、インターリーブ・プロックのサイズnsの頭の位置が一致しなくても、列方向にずれていても、同期コードを使用すること無くビット同期をとることが可能となる。

## [0045]

40

ブ・シンボル列と大きく異なり、デ・インターリーブ開 【実施例】以下、本発明の実施例を図面に基づいて説明 始位置のずれを容易に検出し、伝送路誤りとの区別が明 50 する。本発明の伝送方式、符号化装置、復号装置は、図

8に示した伝送装置において、インターリーブ回路2、 及びデ・インターリーブ回路5におけるインターリー ブ、デ・インターリーブの方法が従来と異なる。

【0046】図1は本実施例に係る斜行インターリーブを示す説明図である。従来においては(図15参照)、データ列を斜め方向に順次書き込んでいたが、本実施例では、斜め方向に順序を入れ換えて書き込む方式をとる。図17に、インターリーブ後のデータ列、デ・インターリーブ後のデータ列、及び図5に示したRAM制御のタイミング制御のタイミングを示す。ここでは、簡便のためRAMのアドレスをインターリーブ・マトリクスの行と列に対応させ、それぞれ行アドレス、列アドレスとする。この例はデ・インターリーブ回路の遅延量を最小化したもので、5シンボルに一度RAM出力選択信号は'0'となり、図17においてデータ入力がそのままデータ出力となる。

【0047】図1に示す様に、斜行順序を0,3,1,2,4としてあるが、この最初と最後(この場合0と4)の位置を変えないと、遅延量が最小となる。また受信機側ではデ・インターリーブを行なう場合にそのインターリーブ・ブロック同期を確定する必要がある。すなわちインターリーブ・ブロックの先頭位置がデ・インターリーブのためのアドレス制御の先頭位置と一致しないとデ・インターリーブが正しく行なわれないからである。

【0048】これについては、従来例と同様に、図8に示す誤り率検出手段7にて誤り率が検出され、誤り率が大きいときには、デ・インターリープ回路5におけるデ・インターリーブの先頭位置をずらしながら同期を確定する。また、図9にて示した簡易復号器11の符号結果とビタビ復号器14による復号結果との比較により誤り率を検出する点についても従来と同様である。

【0050】いま、データ列が行方向に1つずれると、 40 図2の如くのデータとなり、デ・インターリーブ後のデータは図18に示す通りとなる。即ち、x, 0, 3, 1, 2, x, 5, 8, 6, 7, x, 10, …となる。そして、このデータ列は、前記した正しいデータ列と比較して大きく異なる。従って、図8に示した誤り率検出手段7においては、デ・インターリーブの際の同期誤りであるか、伝送中の伝送誤りであるかを容易に検出することができるようになる。発明者らによる実際の試験によれば、デ・インターリーブの開始位置の誤りによるものと伝送路上の雑音による誤りとの違いは、2dB程度と 50

なることが確認された。

【0051】次にn;=7の場合のインターリープ、及 びデ・インターリープ回路における、アドレス発生回路 について一例を図20,21に示す。書き込みアドレス (図21) については、カウンタにより構成し、nin 進カウンタ21より行カウンタを、nィカウンタ22よ り列カウンタを構成する。読み出し(図20)はフリッ プフロップ25a~25cでM系列生成によりPN符号 を発生し、擬似ランダムアドレスを発生させる。行アド レスは、 n in カウンタ 2 3 からの信号により n in 周 期でリセットさせる。フリップフロップ25a~25c はnin カウンタ23からの信号によりクロックに同期 してリセットがかかり、行アドレスを発生させる。 【0052】列アドレスの発生手段は、niカウンタ2 4はnin カウンタ23よりnin回に一度カウントア ップし、行アドレスとn,カウンタ24との加算値が列 アドレスとして出力される。

【0053】この例において、読み出しアドレス発生の、nin カウンタ23と書き込みアドレス発生のnin カウンタ21を、また読み出しアドレス発生の、ni カウンタ24と書き込みアドレス発生のnin カウンタ22を、それぞれ兼用することが可能である。 【0054】カウンタはアップカウンタだけでなく、当然ダウンカウンタでも可能である。またni = 7以外でも、同様のことが可能であり、さらにPN符号の発生機

【0055】読み出しカウンタは、図20における読み出しのアドレス値をROM等に記憶しておいてもよい。 【0056】こうして、図1に示したようにランダムにデータ列を入れ換えて斜行インターリープを行なうことができ、更に、これに対するデ・インターリープも行なうことができるのである。

はこの列にとらわれることなく、ほかの異なるものでも

かまわない。

【0057】また、図9に示した比較判定手段13にて 比較判定に予め指定される値をいき値として用意するこ とにより不一致頻度または推定された誤り率が当該いき 値を越えるか否かを判定して、例えばこのいき値を越え たときに同期フラグを下げて非同期状態を示すことがで きる。

40 【0058】また比較判定手段に異なる2種類の値を用意し、非同期、同期状態によりこれらのいき値を適宜切り替えることにより、ヒステリシス特性を持たせることができ、同期フラグの発生の安定化を計ることができる。つまり、非同期のときはデ・インターリーブの開始位置によるデータ誤りなのか、ノイズによる伝送誤りなのかの判断がつきにくいことがあるいき値を低くしておき、デ・インターリーブの同期がとれた後は、同期がずれる可能性は極めて低いのでいき値を高くして安定化を図る。

50 【0059】また、図9ではビタビ復号器14を用いて

16

誤り率を検出したが、ビタビ復号の最ゆうパスメトリックから推定する方法もある。これは誤りのある場合、シンボルのハミング距離または、対数ゆう度関数の計量値がオーバーフローを起こすため、定期的に、値を下げる必要が有り、この頻度を計測することで、誤り率が推定できる。あるいは最ゆうパスメトリックの値とC/Nとは相関があるのでこれを利用する方法もある(特公平4-10773号公報)。

【0060】次に、本発明に係る伝送方式、符号化装置及び復号装置を速度変換を伴う伝送方式、符号化装置及び復号装置に適用した実施例を説明する。速度変換を伴う伝送方式の全体構成は、従来技術において、図22で説明したものと同様である。図23、図24は、それぞれコンボリューショナル・インターリーブにおけるエンコーダー及びデコーダの構成を示すブロック図である。図23において、送信側のインターリーブに用いられるエンコーダは、それぞれ制御回路40からの制御により、同一位相、同一周期Iで順次接続される接点を選択する2つのセレクタ41及び42と、2つのセレクタ41,42の互いに対向する接点間に設けられた順次遅延時間が増加する遅延回路と、を備えて構成される。

【0061】セレクタ41及び42は、それぞれ共通接 点41-C及び42-Cと,これに択一的に接続可能な Ⅰ個の接点41−1 (接点番号1) 、41−2 (接点番 号2、以下同様)、…、41-1及び42-1 (接点番 号1)、42-2 (接点番号2、以下同様)、…、42 - I とを有し、それぞれ制御回路40からの制御によっ り、同一位相、同一周期Iで順次接続される接点を選択 する。セレクタ41と42との間に設けられた遅延回路 は、それぞれ(接点番号-1)個の遅延素子Mを直列に 配列して、それぞれ(接点番号-1)×Mだけ信号を遅 延させる回路である。すなわち、それぞれのセレクタの 接点番号1の間に設けられた1番目のパスにおいては、 セレクタ41に入力した信号は、遅延無くそのまま出力 される。2番目のパスでは、M遅延行われる。この遅延 は、 I 周期を 1 サンプルとして行うので、結果的には、 入力された信号は、I×Mだけ遅延する。以下、同様 に、 $I \times 2M$ ,  $I \times 3M$ , …,  $I \times (I-1)$  Mだけ遅 延して出力される。

【0062】図24において、受信側でデ・インターリ 40 ープのために用いられるデューダは、それぞれ共通接点 51-C, 52-Cとこれに択一的に接続可能な I 個の接点とを有しそれぞれ制御回路 50 からの制御により、同一位相、同一周期 I で順次接続される接点を選択する 200セレクタ51及び52と、200セレクタ51, 520互いに対向する接点間に設けられた順次遅延時間が減少する遅延回路と、を備えて構成される。すなわ 50 大番目のパスにおいては、51に入力した信号は、 $1\times(I-1)$  Mだけ遅延して出力される。 2番目のパスでは、 $1\times(I-2)$  Mだけ遅延が行われる。以下、50

同様に、それぞれ、 $I \times (I-3)$  M, …,  $I \times M$ , 0, だけ遅延して出力される。これによりデコーダーは、エンコーダーの逆の操作を行い、シンボル列の順序を復元する。

【0063】コンボリューショナル・インターリーブに関しては、G.D. Forney Jr. "Burst-Correcting Codes f or the Classic Busty Channel" IEEE, TRANS. on COMM. T ECH. Vol. COM-19, No5, Oct. 1971に詳しく記載されている。

【0064】図10に示されるような、斜めインターリ ープによるインターリーブ・プロックや、図23に示さ れるようなコンボリューショナル・インターリープにお いては、インターリーブ・プロックのサイズns の頭の 位置が一致しなくても、また列方向にずれていても、正 しくデ・インターリープすることが可能である。この点 に着目すると、インターリーブ・ブロックの縦、つまり インターリーブ・マトリックスの行数を I、nout ピッ ト単位で入力される入力シンボル列をnout からm0 に 速度変換するとすれば、I×m0 が nout で割り切れる ように、I, m0, nout を設定すれば、同期コードを 使用しなくてもビット同期をとることが可能となる。こ れは、従来のブロック・インターリーブで使用されたブ ロックサイズをns としたときにns ×m0 がnout で 割り切れるように設定するのに比べて、より制限の緩や かな自由度の大きい値を使用することが可能となる。

【0065】また、図23及び図24のそれぞれのセレクタが、同一位相で、同一周期Iで、任意に設定した順序で選択することも可能である。

#### [0066]

【発明の効果】以上説明した様に本発明によればデ・インターリーブ開始位置がずれたデ・インターリーブ後の復号データ列は、正しいデータ列と大きく異なり、伝送路上の雑音による誤りとの判別が容易であるので、よりC/Nの悪い状況においても安定した同期判定を行なうことができる。

【0067】また、デ・インターリーブ側でこの順序の入れ替え順を知らなければ復号できない。これより簡単にスクランブルをかける効果も得られる。

### 【図面の簡単な説明】

【図1】本発明に係る斜めインターリーブを示す説明 図。

【図2】図1に示したデータ列の行方向にずれが発生したときのデータを示す説明図。

【図3】従来におけるインターリーブ・プロックの構成 及びその送り順を示す説明図。

【図4】図3に示したインターリーブ・プロックに係る デ・インターリーブ・プロックのタイミングを示すタイ ミングチャート。

【図5】従来におけるインターリープ、デ・インターリ 50 ープ回路の構成の一例を示すプロック図。

【図6】図5に示したインターリーブ、デ・インターリープ回路におけるタイミングを示したタイムチャート。 【図7】図3に示したインターリープ、デ・インターリーブ・ブロックのメモリ構成とアドレスの例を示す説明図。

【図8】インターリーブを用いるときの送信及び受信装置の概略構成を示すプロック図。

【図9】 誤り検出手段の構成の一例を示すプロック図。

【図10】斜めインターリープ・ブロック及びその送り順を示す説明図。

【図11】斜めインターリーブ・プロックのアドレス例 を示す説明図。

【図12】図10に示したインターリープ・プロックに 係るタイミングを示すタイムチャート。

【図13】インターリーブ・ブロックとメモリのデータが一列ずれた状態を示す説明図。

【図14】図13に示したインターリーブ・プロックに 係るタイミングを示すタイムチャート。

【図15】従来における斜めインターリーブ・ブロックを示す説明図。

【図16】図15に示した斜めインターリーブにおけるデ・インターリーブ・プロックが1つずれた場合を示す説明図。

【図17】本発明に係るデ・インターリーブのアドレス タイミングを示すタイミングチャート。 \* \*【図18】本発明に係るデ・インターリーブ・ブロックが1つずれた場合のデータの関係を示すタイミングチャート。

【図19】図15に示したインターリープ・ブロックに 係るタイミングを示すタイムチャート。

【図20】本発明に係る読み出しアドレス発生回路の構成を示すプロック図。

【図21】本発明に係る書き込みアドレス発生回路の構成を示すプロック図。

10 【図22】速度変換を伴う伝送系の構成を示すブロック図。

【図23】コンボリューショナル・インターリーブにおけるエンコーダーの構成を示すプロック図。


【図24】コンボリューショナル・インターリーブにおけるデコーダーの構成を示すブロック図。

### 【符号の説明】


1 FEC符号化器、2 インターリープ回路、3 変調器、4 復調器

5 デ・インターリーブ回路、6 FEC復号器、7 20 誤り率検出手段、11 簡易復号器、12 遅延回路、13 比較判定手段、14 ビタビ復号器、21 n in カウンタ、22 ni カウンタ、23 nin カウンタ、24 ni カウンタ、25a~25c フリップフロップ


【図1】




[図2]





【図10】




【図11】











【図5】

【 RA., RAc:読み出しアトレス 】 【 WA., WAc:普を込みアトレス 】




【図15】



【図16】

X	X	X	x	x	x	4	9	14	19	Г	T	Π	$\Box$
	0	5	10	15	20			Т					
		1	6	11	16	Π		Т					
			2	7	12	17	Г	T			1		
				3	8	13	18						


【図6】




【図12】


(インダリーナ後のデータダリ);	D <sub>0</sub> X X X D <sub>4</sub> D <sub>1</sub> X	X D <sub>8</sub> D <sub>5</sub> D <sub>2</sub> X	D <sub>12</sub> D <sub>9</sub> D <sub>6</sub> D <sub>3</sub> D <sub>8</sub>	$D_{13}D_{0}D_{7}D_{20}D_{17}D_{14}D_{15}$
· f • インタリ <i>ート</i> 後のテ <i>ータワ</i> リ);			D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>2</sub> D <sub>4</sub>	Ds Ds D1 D2 D2 D10 D1
曹 { 行作以 ; } } } } } } } } } }		× 0 1 2 ×	0 1 2 × 0	1 2 × 0 1 2 ×
続 ∫ 行7ド以 ; ]	0 1 2 × 0 1 2	×012×	0 1 2 × 0	12×012×
読8出以700 ;	0 1 2 X 1 2 0  	X201X _ ~ ×	0 1 2 X 1 2	2 0   X   2   0   1   X }
春込秋以 RAM出力選択信号;				
•			X:nonsignif	icant

【図9】





【図14】



# 【図17】

	1299-71 07- <b>3</b> 59	ŧΙ	X	X	ХX	5	3	X Z	×	10	8	1 X	ΙX	15	13	6	2 X	20	18	11	7 4	25	23	16 (1	2 9	30	0 22	21	17	14	
	f•17月- 後所-芳											_	_			_		0	ı	2	3 4	5	6	7	8 5	)10	0 11	12	13	14	
幸良込み	∫ fīrfv	ı I	0 <u> </u> 1	2	3 X	lo	ΙτΙ	2 3	×	[0]	1	2 3	X	0	ı	2	3 X	0	1	2 :	X	0	1	2	x [ c	0	1 1	2	3	×	
分	FATEN.	ιI		0		Γ		1	_			2				3		Γ	_	0	_	Г	_	1		Τ.	_	_	_		
続を出し	<b> </b>		0 2 0 2	3	1   X	1	-	3 1		2							ı X														
	NA公會 NA公會			_ _ 	LĨ L	 		L -	<u>^</u>	ノ																					
Ŕ	AN出力選					<u>_</u>			L			_	Ц				L	Γ			L	Г				<u></u>			Z.	_	


【図18】

	1>99- 07-99	/後 	X	D <sub>e</sub> X	××	X 5	3 X	x x 1	08	ıxı	x 15 1	3 6	2 X	2018	11 7	4 25	5 23 16	12 6	30		
	デ・イング 後のデー										X[3]	1 0	2 X	8 6	5 7	<b>x</b>  1:	3/11/10	12 )	(  13   16	5[15[17]	
書き込み	र्विंग	FVZ	0	1 2	3 X	01	[2 3]	X 0 1	2 3	X	0 1	2 3	X O	1 2	3 X	0 1	2 3	X			
分	例刀	FIZ	工	0		<u> </u>	1	J.,	2					0			1	工	2		
統み出	<b>₹</b> ₹₹₹	VZ.	0	2 3	1 ×	0 2	3 1	X 0 2	3 1	ΙΧ	02:	1	ΧO	2 3	1 X	0 2	3 1	х			
T	列尔	N	<u></u>	2 3	1 X	1 3	02	X 2 0	1 3	X:	11	0	ΧO	2 3	1 X	1 3	0 2	X			

【図19】

		タープ後 一列	<u> </u>	- XX	ΙX	x 5	1	х	X 1	0 6	2 X	X I	511	7 3	ΙxΕ	016	12 8	14	25 21	17]1	3 9	30		
	於後	イン <b>ナ</b> リーナ ロイーナダリ	_					_				χī	•1	2 3	×	5 6	7 8	IXI	10 11	121	χĮε	14 ]:	5   16   7	7 [X [
香き込み	<b>\</b>	ГТТИ	01	2 3	x	0 1	2]:	a X	0 i	2	3 X	0	[2]	3 X	0	1 2	3 x	0	1 2	[3]	X			
芬	Ţ	997FV2		0	Ί		1			2			3	_		0	_	Ι	1	_	Γ	Z		
続が出	۲	Ŧ7Fи	01	2 3													3 X							
ፒ	[ ]	列アドレス	011	2 3	ΧÌ	2	3 (	X	2 3	0	1 X	3 0	PI1	2 X	0 1	2	3 X	11	2 3	0 2	1			
	38	出しいれ	Ш	11	1	LL:	Ш	LL	_ /	~	•													
		<b>ያ</b> ሳውን	Ш	Ш	Ш	П	上	Ш	_ /	~	•													
RA	KITIR	り選択 信号						U		-	Ш			Ш			7_	Γ						

[図23]



【図24】

